CPU実験最終発表会2016

TDK @ytsmiling

CPU実験、普通にダメな感じだし、今まで何やってたの？って言われる卒論発表前の学生の気持ちになってる

あるく @_arcturu

CPU 実験発表会と製本に行く

HB @levelfour_

つぶやきます（適宜ミュートしてください） #CPU実験

ほたて @zptmtr

最終発表を見物

HB @levelfour_

LLVM使ったHaskell製コンパイラだ！ #CPU実験

ほたて @zptmtr

強そう #CPU実験

HB @levelfour_

フロントエンド:MinCaml → LLVM-IR → 独自中間表現で、バックエンドのアセンブリ変換でHaskellを使用（賢い） #CPU実験

ねっけつ @nekketsuuu

MIPSベース。変な命令はswap(関数呼び出し時の引数セットに使う)、select (Cの3項演算子)。メモリが命令・定数用読取専用と通常のスタック/ヒープ用に分かれている。コンパイラはHaskell製。最適化だけLLVM使用。バックエンドは独自SSA。 #CPU実験

HB @levelfour_

次はD班 #CPU実験

ゆーちき @yuchiki1000yen

３項間演算子代入命令、依存解析とかストールの処理とかが大変そう でも簡単な条件分岐なら潰せてしまえるんだね　#CPU実験

もふきつね @mofmoffox

LLVM の浅いところだけ使うの楽そうだし最適化はけっこうしてくれそうだし良さそうだな。深いところまで使うとどれくらい最適化かかるんだろう。労力に見合わないんだったらアレだな。 #CPU実験

HB @levelfour_

いきなりmintr.mlのコールグラフが出てきたぞ・・・ #CPU実験

ゆーちき @yuchiki1000yen

並列化！ #CPU実験

HB @levelfour_

ここのコア係が噂の優秀マンだな #CPU実験

sigma @sigma425

CPU実験、完(これは罠でレポートが再提出になった)

HB @levelfour_

コンパイラのISAにfork命令がある・・・？？？ #CPU実験

HB @levelfour_

「今回のFPGAに無理やりつめこむとコアが7つくらい載るんですが」 #CPU実験

まかろん @tennen_macaron

頑張ればボードに7コア載る #CPU実験

ゆーちき @yuchiki1000yen

とうとうmulticore の時代が来た #CPU実験

もふきつね @mofmoffox

コアごとにメモリがある。ストア命令では単一モードのときは全メモリに格納して、複数モードのときは自分のところのメモリに格納する。共有メモリは時間がなかったので厳しかった。 #CPU実験

もふきつね @mofmoffox

こういう並列化ってなんて呼べばいいの #CPU実験

もふきつね @mofmoffox

まぁマルチコアっぽい #CPU実験

HB @levelfour_

5.193501秒 #CPU実験

まかろん @tennen_macaron

はぇぇぇぇぇ#CPU実験

もふきつね @mofmoffox

5.2秒 #CPU実験