日下夏稀 vs DE0-CV

前々から買おうと思っていた DE0-CV をついに入手したので遊んでいくやつのログ。 目標は i8051 の再現、もしくはオレオレ 8bit CPU アーキテクチャということになっている。 これはちゃんと更新したいなあ……
0

週ごとにヘッダを入れていく

2020/02/09 ~

kb10uy @kb10uy

オホホホホ〜 DE0-CV のお出ましですわ〜〜〜〜!!!! pic.twitter.com/vMh4gEP8BG

2020-02-12 18:42:37
拡大
拡大
kb10uy @kb10uy

わーい(4bit to 7seg デコーダーを自前で書いた) pic.twitter.com/YlTUuIEmeZ

2020-02-13 23:47:50

2020/02/16 ~

ここで DE0-CV に対応する本を雑にポチった

リンク :don: 日下夏稀 (@kb10uy@mstdn.maud.io) 添付: 1 枚の画像
kb10uy @kb10uy

SPI Mode0 の IP を書いたりしてるんだけどこれが動作として正しいかは使ってみないとわからない(この画像は間違っている) pic.twitter.com/h64NaRemrx

2020-02-18 21:59:07
拡大
kb10uy @kb10uy

そういえば PIC とか AVR でよく SEND_DATA = 0x42; while (SENDING); みたいにして UART とか SPI とかでデータ送信するやつあるじゃん、1 行目の「書くだけでデータ送信が始まる」IO レジスタがどのように実装されるのかわからないんですよね…… (こっちで書いてなかったので転記)

2020-02-18 22:24:18
SEGAサタン @seg_514

@kb10uy SPIデータレジスタへの書き込みラッチの信号見てるんじゃないですかね

2020-02-18 22:44:49
kb10uy @kb10uy

@seg_514 あー、やっぱりそんな感じなんですかね(似たような方法をなんとなく思い付きはした)

2020-02-18 22:47:26
SEGAサタン @seg_514

@kb10uy AVRのデータシート見る限りだと特に記載されてないので何とも言えないですが、書き込みに反応するならそれかと ちなみに受信データは読み取り専用レジスタに即座にバッファされるらしいんで、SPDR(SPIデータ管理レジスタ)は書き込みと読み込みで別番地みたいですね

2020-02-18 22:50:36
SEGAサタン @seg_514

@kb10uy すいません読み込みは緩衝部読み出しとのことなんで、別番地とは限らなさそうです

2020-02-18 22:53:43
kb10uy @kb10uy

Verilog 系も VHDL 系もフォーマッターが釈然としない……

2020-02-19 20:14:28

2020/02/23 ~

kb10uy @kb10uy

というわけで自作 CPU のやっていきをするために「動かしてわかる CPU の作り方 10 講」を買いました gihyo.jp/book/2019/978-… pic.twitter.com/z2Y7trZXqk

2020-02-25 18:40:54
拡大

コメント

コメントがまだありません。感想を最初に伝えてみませんか?