日下夏稀 vs DE0-CV

kb10uy @kb10uy

オホホホホ〜 DE0-CV のお出ましですわ〜〜〜〜！！！！ pic.twitter.com/vMh4gEP8BG

拡大

拡大

kb10uy @kb10uy

わーい(4bit to 7seg デコーダーを自前で書いた) pic.twitter.com/YlTUuIEmeZ

kb10uy @kb10uy

SPI Mode0 の IP を書いたりしてるんだけどこれが動作として正しいかは使ってみないとわからない(この画像は間違っている) pic.twitter.com/h64NaRemrx

拡大

kb10uy @kb10uy

そういえば PIC とか AVR でよく SEND_DATA = 0x42; while (SENDING); みたいにして UART とか SPI とかでデータ送信するやつあるじゃん、1 行目の「書くだけでデータ送信が始まる」IO レジスタがどのように実装されるのかわからないんですよね…… (こっちで書いてなかったので転記)

SEGAサタン @seg_514

@kb10uy SPIデータレジスタへの書き込みラッチの信号見てるんじゃないですかね

kb10uy @kb10uy

@seg_514 あー、やっぱりそんな感じなんですかね(似たような方法をなんとなく思い付きはした)

SEGAサタン @seg_514

@kb10uy AVRのデータシート見る限りだと特に記載されてないので何とも言えないですが、書き込みに反応するならそれかと ちなみに受信データは読み取り専用レジスタに即座にバッファされるらしいんで、SPDR(SPIデータ管理レジスタ)は書き込みと読み込みで別番地みたいですね

SEGAサタン @seg_514

@kb10uy すいません読み込みは緩衝部読み出しとのことなんで、別番地とは限らなさそうです

kb10uy @kb10uy

Verilog 系も VHDL 系もフォーマッターが釈然としない……

kb10uy @kb10uy

というわけで自作 CPU のやっていきをするために「動かしてわかる CPU の作り方 10 講」を買いました gihyo.jp/book/2019/978-… pic.twitter.com/z2Y7trZXqk

拡大