ISCA2012まとめ

ｈｒｋ先生 @Prof_hrk

ISCAは619人Registration 外国が135 日本からは20人くらいかな？

ｈｒｋ先生 @Prof_hrk

262　Submission, 47 accepted

ｈｒｋ先生 @Prof_hrk

このSupercomputing歴史には幾つも注目点があるが、誰が作ったのだろう。一番の驚きはCDC8600があること。

ｈｒｋ先生 @Prof_hrk

RAIDR DRAMのRefreshを巧みに変えて性能向上。のはずだけど、グラフの値がIdealより高いことは感心しない。

ｈｒｋ先生 @Prof_hrk

Deviceが大きくなるとRefreshのOverheadが増えると主張。（今までのやり方をそのまま踏襲、バンク分割しない）

ｈｒｋ先生 @Prof_hrk

基本アイディアは、DRAM中でデータ保持の弱いRowを探して、そこだけRefreshを高頻度にする。RowのSetをBinにする。

ｈｒｋ先生 @Prof_hrk

で、出来の悪いRow番号を、False Positiveが在ってもかまわない性質を利用して、Bloom Filterで圧縮して保持。

ｈｒｋ先生 @Prof_hrk

32GBメモリ用に1.25KBのTable.1/1000位の圧縮かな？

ｈｒｋ先生 @Prof_hrk

そもそも、Retention Timeの分布が大きいところに偏っている。 Retention Timeが動的に代わると言う質問があった。

ｈｒｋ先生 @Prof_hrk

PARADIS.　DDRコントローラをProgramableにすることで、Row のMappingをApplicationの特性に合わせることで、性能改善

ｈｒｋ先生 @Prof_hrk

ProgrammableにするためにQueueが３個はいるのは疑問。遅くなりそう。

ｈｒｋ先生 @Prof_hrk

Fig15は見にくい。数％しかおそくならないことが主張。でも、それがFCFSなのだから、Advanced Memory Controllerより大分おそい。

ｈｒｋ先生 @Prof_hrk

FCFS-FR比で、Mappingを変えると性能があがるが、それは自動ではない。ならば、HW　ControllerにMapping Modeつければよいのじゃないかな？

ｈｒｋ先生 @Prof_hrk

戻った。次はMobile Dramを使う話。違うパラメータのDRAMのCase Study.

ｈｒｋ先生 @Prof_hrk

周波数の低いDRAMでActive　Bank数を減らすほうがPowerが下がる。CPUと同じアプローチだ。

ｈｒｋ先生 @Prof_hrk

Buffer ChipでマルチプレクスしてPower下げているが、Buffer ChipのPower 見積もりが低くEvaluationしている。そもそも最大電力のI/Oピンを増やしているので、I/O電力が非線形な分しか稼げないはず。

ｈｒｋ先生 @Prof_hrk

次もMobile DRAMでDataCenterのメモリを低消費電力にするもの。

ｈｒｋ先生 @Prof_hrk

今度は、物理接続を考えて、DRAM積層を使う。

ｈｒｋ先生 @Prof_hrk

この論文の味噌は、席そうしても実装上使えるという波形シミュレーションをしたところのようだ。

ｈｒｋ先生 @Prof_hrk

Simulation結果のEye Patternが結構つらい。ばらつきいれたら、目がつぶれそう