FPGAシステムをお手軽に開発！ FPGAシステム設計フレームワークPyCoRAM #PyConJP_M #pyconjp

住人 @i0nin

濃いめのHWの話。 細かい話は講義をとってください。 #pyconjp #PyConJP_M

Alice CENSORED @pjxiao

先生の講義を取ると細かいことも教えてもらえる #PyConJP_M

Alice CENSORED @pjxiao

オンラインで聞けるのかな #PyConJP_M

Alice CENSORED @pjxiao

楽なところは、高級言語で書いて、早くしたいところは FPGA を使う #PyConJP_M

いかろちゃん™💛 @ikaro1192

抽象化はLinuxに任せつつどうしても早い部分をFPGAに任せるのがトレンド #PyConJP_M

Alice CENSORED @pjxiao

振る舞いを定義してコンパイルすと動くと考えるといい #PyConJP_M

Alice CENSORED @pjxiao

高位合成 #PyConJP_M

Alice CENSORED @pjxiao

高位合成コンパイラは、高級言語のコードを入れると RTL を吐く #PyConJP_M

いかろちゃん™💛 @ikaro1192

C+=a*bに150行 #PyConJP_M

tpdn @KIM_TPDN

高位合成。ソースコードからハードウェア記述言語を出力 #PyConJP_M

Alice CENSORED @pjxiao

OpenCL で書ける #PyConJP_M

Takumi Sueda @puhitaku

FPGAベンダの公式開発ツールって使うの難しいんすよね… #pyconjp_M

いかろちゃん™💛 @ikaro1192

LegUp:性能が出ない。論文を書くためのツール #PyConJP_M

Shingo Yamazaki @zaki___yama

FPGAもC言語のコンパイルみたいな流れで回路を構築する。そのための言語がHDL。ただHDLはアセンブラ言語っぽいもので記述するのしんどいので、CやPythonでも書けるようにしたい。それが高位合成（で合ってるかな…） #pyconjp #PyConJP_M

remon @remonsama

データ転送を抽象化すれば幸せ #pyconjp #PyConJP_M

Alice CENSORED @pjxiao

データパスは、 Verilog HDL で、コントロールスレッドは Python でかく #PyConJP_M

why/橘和板 @whywaita

ごくごく普通のPythonコードにしか見えないし、これでFPGA触る事が出来るの素晴らしい #PyConJP_M

Alice CENSORED @pjxiao

いきなりハードウェア上でやらないで、シミュレータで動かせる #PyConJP_M

Alice CENSORED @pjxiao

FPGA の部屋を見ると FPGA デビューできる #PyConJP_M

why/橘和板 @whywaita

“大体自分がFPGAでやりたい事は先にFPGAの部屋でやられています”ｗ #PyConJP_M

Alice CENSORED @pjxiao

PycoRAM は、 Python の AST を触る #PyConJP_M

tpdn @KIM_TPDN

marsee101.blog19.fc2.com #PyConJP_M

いかろちゃん™💛 @ikaro1192

Pythonの抽象構文木をいじる #PyConJP_M

Shingo Yamazaki @zaki___yama

チュートリアルのスライドってこれか slideshare.net/shtaxxx/zynqpy… #PyConJP_M

Alice CENSORED @pjxiao

inspect.getsource(obj) で、 obj のソースコードを取れる、 ast.parse でソースコードの AST が取れる #PyConJP_M