-
kazunori_279
- 4304
- 0
- 0
- 0
-
- いいね！0
OISHI Ryosuke
@roishi2j2
"UPLは回路同士が疎結合です。回路同士がパケットのI/Fなので、tcpdumpで回路のデバッグができて便利です。デバイス分割やりやすいです。その代わりパケットサイズを越えるデータ量を扱うのが面倒とかの欠点もあります" #fpgax
2014-03-10 19:08:01
OISHI Ryosuke
@roishi2j2
"某通信量者様の配信サーバとかアイテック阪急阪神様とか、社内では東日本大震災のときの放射線量情報のキャッシュ配信やJAXA打ち上げのイベント中継に使ってたりします。同時に1万くらいSYNリクエスト来ても対応できますので。試したい方がいればぜひ。" #fpgax
2014-03-10 19:11:19
Kei Nakazawa
@muo_jp
タイミングエラーが出てても案外動いちゃうのでスルーしがちになるけど、大事な時にエラー吐いたりするので注意 #fpgax
2014-03-10 19:15:39
OISHI Ryosuke
@roishi2j2
"FPGAの欠点はまずTAT長いです。1行いじっただけでも再コンパイルで2時間とか。カネかかります。委託して2千万くらい。あとソフト出身の人はあまり気にしないと思いますが、タイミングエラー出しちゃダメです。普段動いてもデモとか肝心なときに動きませんw" #fpgax
2014-03-10 19:16:45
OISHI Ryosuke
@roishi2j2
"IPコア事業はじめました。ハードは高いですがノウハウ安く提供します。PHYのIF、UDP送受信ARP/ICMP、TCPなどなど" #fpgax
2014-03-10 19:18:16
OISHI Ryosuke
@roishi2j2
"10GbEはGbEより10倍大変です。8bit 125MHzが64bit 156.25MHzになります。フレーム間ギャップ短いです。ビットスライス演算とか特許絡んだりします。40G,100Gはハードマクロないと無理でしょう" #fpgax
2014-03-10 19:20:28
OISHI Ryosuke
@roishi2j2
"ハードは何とかコストかかります。工夫必要です。デカいFPGAはコンパイル時間かかるので小さいFGPAに分割したりします。ソフトだとあたり前ですがハードの世界はなかなかそうならないですね。" #fpgax
2014-03-10 19:23:25
Takeshi Ohkawa
@TakeshiOhkawa
「ソフトウェアでは当たり前のことがFPGAではできていない！ソフトではライブラリを使って簡単にアプリを作るのが当たり前で世界が広がるが、現状FPGAでは難しい。」#fpgax
2014-03-10 19:24:35
OISHI Ryosuke
@roishi2j2
"CPUが得意なのはデータをいじることです。3GHzのALUとレジスタファイルはやっぱ速いしキャッシュも使えます。FPGAはキャッシュないですし300MHzくらいしか出ないです。が固定長のデータをちょっといじるとかは得意です" #fpgax
2014-03-10 19:26:59
OISHI Ryosuke
@roishi2j2
次は「ラプラシアンフィルタをZedBoardで実装（ソフトウェアからハードウェアにオフロード）」 #fpgax
2014-03-10 19:41:25