RISC-V勉強会@Tokyo 2019 12/20

ひま @sux2mfgj_gz

遊ぶ感じ 正直SBIは色々足りてない感じある #riscvjp

はろ @hidenorly

#riscv勉強会 Unpriviledged Spec, Priviledged Spec, Debug Spec.の3つのISA仕様書ががある。

はろ @hidenorly

#riscv勉強会 Priviledged specは、CSR(Control Reg), Macgine level ISA< SuperVisor-level ISA, Exception, Interrupy , PLIC: External IntC, Physical Memory Attribute

nekomatu @nekomatu

かとうさん、OS勉強会に顔出されてたんだ…。 #riscvjp

まちカドおるみん（妹） @kotatsu_mi

unprivilege specification #riscvjp

はろ @hidenorly

#riscv勉強会 Unpriviledged Spec. ATOMIC命令は、OS書くのに必要。amoswap, amoadd, amoor, amoxorや、Load-Reserved/Store-Conditional (LR, SC命令), 条件付きCompare And Swap CAS命令がある

はろ @hidenorly

#riscv勉強会 RISCVでも、条件付き実行命令がある。

Kei Nakazawa @muo_jp

Unprivilege Specificationの中にアトミックやLR/SCなど、OSが触る命令もある #riscvjp

はろ @hidenorly

#riscv勉強会 Procssor Specific Application Binary Interface (psABI) githubにおいてある

ガラスボー @garasubo

RISC-V原典でこの辺の話は一通り見たけど、ちゃんと触ってはいないので使用感がわからない #riscvjp

はろ @hidenorly

#riscv勉強会 SuperVisor Binary Interface (SBI)。タイマの設定、IPCをて供するfirmwareに関する仕様書。プロセッサ間割り込みIPI,TLBフラッシュIPI、コンソールへの一文字入出力（デバッグ）、シャットダウン命令もある

ひま @sux2mfgj_gz

#riscvjp SBIにISAをとるAPIないよね これ微妙なきがする

Kei Nakazawa @muo_jp

「hartidを取得する機能が無いのは意外」 #riscvjp

はろ @hidenorly

#riscv勉強会 -mcmodel=medany; relative jump from PC, 0mcmodel=medlow: physical address (option)

はろ @hidenorly

#riscv勉強会 CLINTの割り込みコントローラ制御初期化、PLIC(Platform INTC)の初期化

Kei Nakazawa @muo_jp

デモの説明すら速すぎて追いついていけない回 youtube.com/watch?v=6Aj-VL… #riscvjp

拡大

himrock922@何の活動するか模索中 @himrock922

#riscvjp 今の話だけで長い時間取れなさそう?

Kei Nakazawa @muo_jp

資料のページ数に120って見えてるんですが・・・ #riscvjp

村人 @MurabitoL

資料あげてもらえると助かる。 #riscvjp

ひま @sux2mfgj_gz

#riscvjp UEFIにACPIはいってるけど，それ必要？みたいなかんじでOpenSBIでやってしまっている

Kenta IDA @ciniml

着いたけどどのセッションやろこれ #riscvjp

はろ @hidenorly

#riscv勉強会 cacheの制御命令もある。

たるい @taru_sake

ベアメタルでLチカぐらいしかできない人なのでOSの知識が足りぬ足りぬ #riscvjp

はろ @hidenorly

#riscv勉強会 fence命令が入っている。csrw.satp,t0; // read page table; sfence.vma zero,zero; // flush TLB

はろ @hidenorly

#riscv勉強会 spinloop中にpowerを下げるのはないのか？WFEのような。