計算機ネットワークをモデルとして次元の創発の理解を試みる

分散アルゴリズムや非同期デジタル回路と基礎物理学のアナロジーについての独り言をまとめました 出鱈目を並べているだけなので決して信用しないでください 参考:『回路の回り道』小林芳直、『分散アルゴリズム』亀田恒彦/山下雅史、"Word Processing in Groups" Epstein et al.
0
(change of )*state @TuvianNavy

「開いた重み付きグラフで表現したい、時不変で無い何か」の性質を「相対性」と言ってしまうといろいろ要らざる摩擦を起こすので、少しでも状況を改善したい

2015-05-18 22:26:13
(change of )*state @TuvianNavy

ヘルマン・ワイルの文章結局日本語で読んでる(よわ

2015-04-09 19:44:45
(change of )*state @TuvianNavy

@TuvianNavy 記号処理としてGRを捉えてる文章があって割と納得感ある、というか、ほとんど自分がcrankでないという確認作業だけだけど

2015-04-09 19:47:35
(change of )*state @TuvianNavy

@TuvianNavy Thurstonには両方が見えてたし繋ぐ努力もしたんだけどあんまり誰も拾えていない

2015-05-05 00:15:38
(change of )*state @TuvianNavy

@TuvianNavy 数学(幾何)の方面ではEpstein et al.(Thurston一派)の仕事があるのだが、彼らの「自動群」はstrictにintegrableな場合を扱う道具だと自分は判断している

2015-04-03 04:33:59
(change of )*state @TuvianNavy

幾何化予想(Perelmanの定理)、有限数学と幾何の同等性に関わるものだろうだからなんとかして理解したいんだけどハードルが死ぬ程高くて一生仕事になりそう

2015-05-23 11:59:27

※ここから非同期デジタル回路のアナログ性についての議論です

(change of )*state @TuvianNavy

@TuvianNavy という光景をコンピュータの中でシミュレートするときはもちろんマスタークロックのある世界に埋め込んでいるわけで、そこでは同時性とかも言えるけど「出来事」の粒度は全く違う

2015-05-05 00:37:01
(change of )*state @TuvianNavy

@TuvianNavy 論理回路だって中ではMOSのゲートとかの静電容量の充放電に時間がかかるから、0から1、1から0に切り替わる微妙なタイミングでいろいろ変なことされると誤動作するんだけど、現実世界にマスタークロックはない

2015-05-05 00:25:42
(change of )*state @TuvianNavy

@TuvianNavy ベースクロックをもたない非同期回路がクロックらしきものを拾ってどうにか協調動作しようとしているのだがタイミングの悪いところで立ち上がりや立ち下がりをぶつけられるとモンスターのような準安定状態が生じる、という感じ

2015-05-05 00:23:47
(change of )*state @TuvianNavy

@TuvianNavy だから、デジタルという見せかけはマスタークロックのない世界では破綻して、アナログな内幕が表に出てくる

2015-05-05 00:27:15
(change of )*state @TuvianNavy

@TuvianNavy もし非同期の論理回路が閉じた系だったら(散逸なしでスイッチングできる、という物理的に無理な想定)、真理値はチップの中を浮遊し、ゲートに憑依してはアサートしたりネゲートしたりする幽霊のような存在になるかも

2015-05-23 23:22:59
(change of )*state @TuvianNavy

@TuvianNavy 電源を切ってから相当な時間の経過したDRAMの中ではほぼこれに近いことがおきているはずだし、再起動でリフレッシュが再度走ったときにビット化けは確定するのだと思う

2015-05-23 23:29:49
(change of )*state @TuvianNavy

@TuvianNavy 漏れ電流でゲートが転ぶ、といえばわかってもらえるだろうか

2015-05-23 09:30:12
(change of )*state @TuvianNavy

@TuvianNavy ゲートのon/offの言葉でMOSFETの電界効果に寄与する電子の分布を説明しようとしたら、ゲートの非局在性を導入しないといけなくなる

2015-05-23 09:41:40
(change of )*state @TuvianNavy

要は、非同期デジタル回路がデジタル回路として機能するのは、その回路にとっては神である我々(回路設計者)が可能なタイミングを配線や素子特性で調整しているからであって、中の回路に意識があったら偶然のイベントが重なっているようにしか見えないはず

2015-06-08 07:51:58
(change of )*state @TuvianNavy

力学系をメッセージパッシングで定義、変更される何かに読み替え、メッセージ自体は無限小時間で伝わるとすればとりあえずなんとなく微分幾何っぽいものをオートマトンの上に幻視できそうだ、というのはわかったが、まだ問題は残る

2015-06-08 19:43:31
(change of )*state @TuvianNavy

@TuvianNavy メッセージが無限小時間で伝わる場合にはメッセージが冪等になる状況を考えなければならないし、無限小時間で伝わらない場合、メッセージの「赤方偏移」を考えなければならない

2015-06-08 19:45:35
(change of )*state @TuvianNavy

@TuvianNavy VMのゲストOSが相互に通信できるのは、仮想イーサネットの「クロック」(実際にはある種の共有メモリアクセスのプロトコル)自体は共通だから、と考えることができる。リソースを優遇されたマシンがGbEで喋り他はFastEtherで喋ったら話は通じない

2015-06-08 19:48:24
(change of )*state @TuvianNavy

@TuvianNavy 一種のmesh generationを行って「時間量子」を定め、基本的な通信速度の違う状況下で起こるメッセージの誤認の可能性すべてを数え上げ検討できる前提であればもはや「赤方偏移」を気にする必要はなくなるはずだけど、なんとなく不安は残る

2015-06-08 20:07:12
(change of )*state @TuvianNavy

@TuvianNavy このもやもやした不安は連続無限についてまわるもので排除できないことがわかっているはず

2015-06-08 20:09:10