「big.LITTLE技術の概要」「big.LITTLEに必要なシステムレベルコヒーレンシとシステムIP製品」
#armjp 階層化インターコネクトによる改善。物理配線を考慮してトポロジを組むと、階層化したらいいのではないかと思いつく。これでも野放しにはやれない。2つ。遅い・遠いで固めるが、その中でもプライオリティがある。たまにしか出ないデータは永遠にメモリにアクセスできない。
2013-06-21 14:39:33#armjp 深くなると、部分で解決しても、上位で解決できない問題になってしまう。レイヤー間をまたいだQoSの設計が必要になる。
2013-06-21 14:40:03#armjp 混雑を防止するQoSレギュレーション。4bit16階調でプライオリティを静的に割り振り。動的に動かすような仕組みで補完。長い時間でサンプルすると遅いものでもトラフィックを落とせる。インターコネクトレイヤーでの解決。
2013-06-21 14:41:31#armjp QoSバーチャルネットワークによる解決。階層間をまたいで、いかにメモリコントローラに伝達するか。トポロジ的に離れたものでも、長い時間のなかでは、かならず拾えるようなデザイン。アービトレーションを仮想的に作る。運用にはプライオリティ通知のためのバス幅が増える。
2013-06-21 14:43:40#armjp End-to-End QoS。この2つをまとめて言う。NIC-400インターコネクトとDMC-400メモリコントローラの組み合わせで。チューニングはもぐらたたきになりがち。これをいかに避けるか。対応IPだけでなく検証環境も重要。実運用では無限の組み合わせ。要望も違う
2013-06-21 14:46:02#armjp (ハンドアウトなし) 第二世代big.LITTLEのためのCoreLink-500シリーズ。CCN-505/DMC-520。パフォーマンス拡張。キャッシュコヒーレンシをたもつバスマスタクラスタ2->4。最大16コアまで可能。
2013-06-21 14:48:08#armjp ユーザーロジックのインターコネクトは3->max18。第一世代でも階層的なトポロジで実現できたが、第二世代ではより近いところにユーザーロジックを置けるようになった。
2013-06-21 14:48:57#armjp L1/2までだったが、L3も採用。CCN-504に内蔵。最大16MBまで。メモリコントローラもバス帯域を広く。DDR4Dualchannel対応のDMC-520。
2013-06-21 14:49:55