CPU実験を語る会

Masaki Hara @qnighy

最初の完動までは全員が仕事をするようにする それ以降はやれる人でやって大丈夫 #CPU実験を語る会

Masaki Hara @qnighy

班員が失踪予備軍だと感じたら？ →裏で進捗しておく(投機的分岐予測) #CPU実験を語る会

Masaki Hara @qnighy

毎週の発表スライドは交代で作る #CPU実験を語る会

Masaki Hara @qnighy

FPU係 #CPU実験を語る会

Masaki Hara @qnighy

自分の仕事はこなす 食事(フレンチ)と引き換えにやってもらう 他の係のしごとを強奪しない #CPU実験を語る会

Masaki Hara @qnighy

FPU : fmul, fadd, finv, fsqrt などを実装する。「神資料」が神 HW弱者でも大丈夫 HW実験と同様にC→VHDLの順で実装 #CPU実験を語る会

Masaki Hara @qnighy

コンパイラ : アセンブリ生成部を書き換える。必要となる数学関数をソフトウェア的に実装する #CPU実験を語る会

Masaki Hara @qnighy

コンパイラ : 定数をとる命令に関しては、符号の有無とbit数に注意 #CPU実験を語る会

hole @h013

レイトレ完動 #CPU実験を語る会 pic.twitter.com/lYkM3PCP3Q

拡大

Masaki Hara @qnighy

バックエンド最適化 : mincamlの仮想マシンコードは使いづらいので自分でSSAを作る(要約) #CPU実験を語る会

Masaki Hara @qnighy

命令数だけでなくスケジューリングも #CPU実験を語る会

わさびず @___yuni

テストを書け #CPU実験を語る会

censored @censored__

「コア係は一番楽しい」#CPU実験を語る会

Masaki Hara @qnighy

コア係とは、「VHDLでCPUを作る」とされているが、「コンパイラ以外の面倒を見る係」である(つまり雑用) #CPU実験を語る会

Masaki Hara @qnighy

コア係をするメリット FPGAにずっと触っていることができる 好きなアーキテクチャを作れる """"強い""""権限がある #CPU実験を語る会

Masaki Hara @qnighy

コア係のデメリット CPUのやり過ぎで(他の科目の)成績が落ちないように気をつけて 完動に対する責任が""""重い""" 他人のコードを使わされる・読まされる 他の係の仕事が回ってくる VHDLが嫌い #CPU実験を語る会

Masaki Hara @qnighy

回路のテストベンチを必ず書く。毎回合成するのは無駄 書きすぎも良くない #CPU実験を語る会

ほたて @zptmtr

RubyのDSLでテストベンチを書く #CPU実験を語る会

ほたて @zptmtr

という話があるらしいのでViSE割と有りっぽいぞ #CPU実験を語る会

Masaki Hara @qnighy

逐次実行とパイプラインはCPUの構造が結構変わってしまうので最初からパイプラインという手もある #CPU実験を語る会

Masaki Hara @qnighy

もらった仕事はこなす 他人の進捗を管理 自由度が高い テストを書く #CPU実験を語る会

Masaki Hara @qnighy

アーキテクチャ : ねむねむ班はMIPSベースで必要な命令を抜き出して綺麗にしたものを使った #CPU実験を語る会

Masaki Hara @qnighy

コア係の必要条件 ・コアを書くこと #CPU実験を語る会

Masaki Hara @qnighy

コア係の十分条件(A) ・コアを書くこと ・班員に適切に仕事を割り振る #CPU実験を語る会

Masaki Hara @qnighy

コア係の十分条件(B) ・コアを書くこと ・班員に適切に仕事を割り振れる人を見つける #CPU実験を語る会